WO2024161215 - MULTI-PROCESSOR INTEGRATED CIRCUIT CACHING ACCELERATION

National phase entry is expected:
Publication Number WO/2024/161215
Publication Date 08.08.2024
International Application No. PCT/IB2024/000069
International Filing Date 02.02.2024
Title [English] MULTI-PROCESSOR INTEGRATED CIRCUIT CACHING ACCELERATION [French] ACCÉLÉRATION DE MISE EN MÉMOIRE CACHE POUR CIRCUIT INTÉGRÉ À PROCESSEURS MULTIPLES
Applicants ** MOBILEYE VISION TECHNOLOGIES LTD. 13 Hartom St. P.O.B. 45157, Har Hotzvim 9777513 Jerusalem, IL
Inventors ** PEVZNER, Michael 17 Heil Ha'avir St. 9753517 Jerusalem, IL KAUFMAN, Liad 3 Ha'Reches St. 9855425 Ma'aleh-Adumim, IL
Priority Data 63/442,868  02.02.2023  US
front page image
Application details
International Searching Authority
Translation

Recalculate

* The data is based on automatic recognition. Please verify and amend if necessary.

** IP-Coster compiles data from publicly available sources. If this data includes your personal information, you can contact us to request its removal.

Quotation for National Phase entry

Country Stages Total
China Filing 1618
EPO Filing, Examination 10253
Japan Filing 569
South Korea Filing 577
USA Filing, Examination 8035
+ Add country
MasterCard Visa
Total: 21052
QUOTE TO EMAIL ONLINE QUOTE
Abstract [English] An integrated circuit that includes (i) a scheduler; (ii) a first processing core that is configured to execute a first task during a first execution period; wherein an execution of the first task by the first processing core is based on a caching of one or more first information units within a cache memory unit prior to the execution of the first task; and (iii) one or more second processing cores that differ from the first processing core. The scheduler is configured to schedule a fetching of the one or more first information units to the cache memory unit, by the one or more second processing cores, in temporal proximity to the first execution period. The one or more second processing core are configured to fetch the one or more first information units to the cache memory unit in temporal proximity to the first execution period. [French] L'invention concerne un circuit intégré qui comprend (i) un planificateur ; (ii) un premier cœur de traitement qui est configuré pour exécuter une première tâche pendant une première période d'exécution ; une exécution de la première tâche par le premier cœur de traitement étant basée sur une mise en cache d'une ou plusieurs premières unités d'informations dans une unité de mémoire cache avant l'exécution de la première tâche ; et (iii) un ou plusieurs deuxièmes cœurs de traitement qui sont différents du premier cœur de traitement. Le planificateur est configuré pour planifier une extraction desdites premières unités d'informations vers l'unité de mémoire cache, par lesdits deuxièmes cœurs de traitement, à proximité temporelle de la première période d'exécution. Lesdits deuxièmes cœurs de traitement sont configurés pour extraire lesdites premières unités d'informations vers l'unité de mémoire cache à proximité temporelle de la première période d'exécution.